Diseño digital
Digital Design Fundamentals
Electrónica digital, Verilog, modelado conductual y estructural, testbenches básicos y fundamentos de SoC.
Ver curso
Semiconductores · Ingeniería · Capacitación
Diseñamos chips y formamos a quienes los diseñan.
Servicios de diseño y verificación de semiconductores, y capacitación con enfoque en la industria en diseño digital, verificación, diseño físico e IA.
Pasa el cursor o haz clic en un área de la oblea.Toca un área de la oblea.
Ingeniería de semiconductores
Diseño digital, verificación funcional y formal, y verificación de señal mixta para equipos de diseño.
Servicios de ingenieríaInteligencia artificial
Aprendizaje profundo, Transformers y visión por computadora, de los fundamentos a la aplicación.
Capacitación en IACapacitación técnica
Cursos con enfoque en la industria y programas para empresas e instituciones.
Explorar capacitaciónCapacitación
Cursos con enfoque en la industria.
Cuatro áreas técnicas para profesionales y equipos.
Verificación
Advanced Functional Verification I
Testbenches basados en UVM, secuencias, pruebas jerárquicas y cobertura funcional.
Ver curso
Diseño físico
Introduction to VLSI using open-sourced tools
OpenLane, OpenROAD y un flujo de RTL a GDSII con una ruta de implementación basada en Caravel.
Ver curso
Inteligencia artificial
Artificial Intelligence Fundamentals
Fundamentos de aprendizaje profundo, modelos recurrentes, Transformers, atención, visión por computadora y CNN.
Ver curso
Empresas e instituciones
Capacitación a la medida de tu equipo.
Definimos el programa según el perfil, los conocimientos y el objetivo del grupo.
Solicitar un programaCómo lo definimos
- Perfil del grupo
- Objetivo
- Programa
Ingeniería
Servicios de ingeniería de semiconductores.
Diseño y verificación para equipos de diseño de chips, con alcance y entregables acordados desde el inicio.
- Diseño digitalArquitectura, microarquitectura y RTL en SystemVerilog, listos para integración y síntesis.ArquitecturaRTL SystemVerilogIntegración de IPSíntesis
- VerificaciónPlanes de verificación, entornos UVM, aserciones SVA y verificación formal, con métricas de cobertura para el cierre.UVMSVAVerificación formalCobertura y regresión
- Señal mixtaModelado con números reales y testbenches que verifican juntos el comportamiento digital y analógico.Real-number modelingTestbenches AMSInterfaces digital–analógicasRegresión
Contacto
Hablemos de tu proyecto.
Escríbenos sobre un curso, un programa para tu equipo o un proyecto de ingeniería.