Diseño digital

Diseño RTL de bloques y subsistemas digitales.

Arquitectura, microarquitectura y RTL en SystemVerilog, listos para integración y síntesis.

  • Arquitectura
  • RTL SystemVerilog
  • Integración de IP
  • Síntesis
Solicitar una propuesta

Casos habituales

  • Un bloque o subsistema debe pasar de la especificación a RTL sintetizable.
  • Un diseño existente requiere reestructuración o integración de IP.
  • El equipo necesita capacidad adicional de diseño RTL.

Alcance

  • Definición de arquitectura y microarquitectura
  • Codificación RTL en SystemVerilog y Verilog
  • Integración de IP y subsistemas
  • Revisiones de diseño y preparación para síntesis

Flujo de trabajo

Flujo de diseño
  1. Especificación
  2. Microarquitectura
  3. RTL
  4. Integración

Entregables: Se definen por proyecto; por ejemplo, documento de microarquitectura, código RTL, notas de integración y entrega a verificación.