Verificación
Verificación funcional y formal de diseños digitales.
Planes de verificación, entornos UVM, aserciones SVA y verificación formal, con métricas de cobertura para el cierre.
Casos habituales
- El diseño necesita un entorno de verificación desde cero.
- La cobertura no converge o la regresión no es confiable.
- Bloques críticos requieren aserciones o pruebas formales.
Alcance
- Plan de verificación basado en riesgos
- Testbenches UVM
- Aserciones SVA y verificación formal de propiedades
- Cobertura funcional y regresión
Flujo de trabajo
- Estímulo
- DUT
- Monitores
- Scoreboard y cobertura
- Propiedades
- Motor formal
- Prueba o contraejemplo
Entregables: Se definen por proyecto; por ejemplo, plan de verificación, entorno de prueba, aserciones y reportes de cobertura.